|
ADC EVM数据捕获
许多TI高速ADC具有用于数字化数据的LVDS输出。这些ADC通常可用
在直接连接到TSW1400EVM的EVM上。ADC EVM之间的公共连接器
TSW1400EVM是Samtec高速连接器，其差分对路由到相邻引脚
以及由接地引脚分开的对。一系列电动汽车的连接器的通用引脚有
已建立。目前，ADC EVM和TSW1400EVM之间的接口已经定义
用于35对LVDS数据线、两对时钟和八个通用CMOS I/O引脚的连接。
TSW1400具有CMOS接口，可提供44个单端连接到两排88引脚100
密耳中心，母头式连接器。
LVDS数据总线的数据格式可以是TSW1400支持的多种格式之一。
对于单通道高速ADC，数据格式通常为并行双数据速率
输出时钟。双数据速率意味着时钟寄存器数据的上升沿和下降沿都进入
TSW1400。对于多通道ADC，数据通常以串行格式呈现，其中
输出数据的各个位以更高的数据速率一次一位地呈现在LVDS对上
大于ADC的采样率。
TSW1400上的FPGA使用几个固件文件来适应两种并行DDR格式
串行LVDS格式。GUI将用适当的
基于用户选择的被测ADC EVM的固件。
并行DDR FPGA程序支持几种类型的数据格式。一种常见的格式呈现
在一个时钟边缘上的总线上的奇数数据位和在
另一个时钟边沿。这种格式通常用于采样率高达250 MHz的ADC。对于这种逐位DDR格式，并行数据总线使用的LVDS对是样本中位的一半。对于
例如，16位ADC使用8个LVDS对用于数据加上一个LVDS时钟对用于逐位DDR。对于
高达1GHz的较高采样率，通常使用逐采样DDR格式。对于示例性DDR
数据总线宽度具有与ADC的位分辨率一样多的LVDS对。在一个时钟边缘，一个数据
来自ADC的样本被登记；在下一个时钟边缘，来自ADC的下一个数据采样是
已注册。
串行FPGA程序还支持多种数据格式。对于单线串行格式，数据为
以12倍于具有12位的ADC的采样率的速率串行化到单个LVDS对上
决议单线串行化格式也用于数据速率为14或16的14位和16位数据
分别乘以采样率。对于串行数据格式，DDR LVDS位时钟用于选通
串行数据位并对数据进行反串行化。以的采样率操作的附加时钟对
ADC识别串行数据中的采样字边界。对于多通道ADC，单位时钟
并且单个采样率时钟（帧时钟）用于所有LVDS数据通道。其他常见
串行数据格式是双线串行化。双线串行化类似于单线串行化，不同之处在于
数据通道使用两个LVDS对以一半的速率传输串行数据
单线串行化。
1.2 DAC EVM模式生成器
一些TI高速DAC具有用于数字化数据的LVDS输入。这些DAC通常可用
在直接连接到TSW1400EVM的EVM上。DAC EVM之间的公共连接器
TSW1400EVM是Samtec高速连接器，其差分对路由到相邻引脚
以及由接地引脚分开的对。一系列电动汽车的连接器的通用引脚有
已建立。目前，这些DAC EVM和TSW1400EVM之间的接口已经定义
用于32对LVDS数据线、两对数据输出时钟、四对控制、两个输入时钟的连接
对（同步、选通等），8个通用CMOS I/O引脚（USB控制）和10个通用
通用CMOS I/O引脚（FPGA控制）。TSW1400 CMOS接口为CMOS DAC EVM格式提供多达40个单端CMOS数据输出和两个时钟源。此接口具有
选项可以是3V或1.8V CMOS逻辑。当软件已安装并且USB电缆已连接到TSW140x EVM，并且
PC，TSW140x USB串行转换器应位于硬件设备管理器中的
通用串行总线控制器，如图6所示。这是一个四元器件，
C、 和所示的D USB串行转换器。当USB电缆被拔下时，这四个将不再是
在设备管理器中可见。如果设备管理器窗口和软件中存在驱动程序
仍然无法连接，请循环接通电路板的电源，然后重复上述步骤。
如果GUI启动但在显示“Connected to Board”（已连接到板）对话框之前冻结，或者出现异常
发生其他操作的时间很长，主机PC使用的USB可能正在运行
USB 1.0速度。当屏幕左下角的状态栏显示时，这是一个常见的指示
加载软件时一直读取“禁用所有控制”，而从不转到“连接板”
对话框”。GUI被设计为以USB 2.0的速度运行，一些计算机在
前面板和后面板上的2.0。尽可能使用电脑背面的端口
推荐。
.exe文件在软件安装过程中安装FTDI驱动程序。如果在连接USB电缆和
Windows将该板列为“未知设备”，这可能是由于损坏的FTDI驱动程序
安装在计算机上。这种情况发生在使用同一台计算机进行接口的情况下
与以前使用FTDI驱动程序的产品相比。在这种情况下，建议用户下载并安装 |
